KOREAN PATENT ABSTRACTS

(11)Publication

1020030059445 A

number:

(43)Date of publication of application:

10.07.2003

(21)Application number: 1020010088306

(71)Applicant:

HYNIX SEMICONDUCTOR

INC.

(22)Date of filing:

29.12.2001

(72)Inventor:

YOON, GUK HAN

(51)Int. CI


H01L 21/28

(54) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: A method for manufacturing semiconductor device is provided to be capable of reducing parasitic capacitance between interconnection and a contact plug.

CONSTITUTION: Interconnections(20A) and a hard sequentially stacked mask(30) are semiconductor substrate(10). The width of the interconnection(20A) is reduced by under-cutting of the interconnection. An interlayer dielectric (40) is formed to fill the under-cut portion. A contact hole is



formed by etching the interlayer dielectric(40) by using SAC(Self Aligned Contact) processing. A contact plug(80) is formed by filling a conductive layer into the contact hole. At this time, the interlayer dielectric (40) remains at both sidewalls of the interconnection.

© KIPO 2003

Legal Status

공개특허 제2003-59445호(2003.07.10) 1부.

[첨부그림 1]

長 2003-0059445

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁷	(11) 공개번호 복2003-0059446
H01L 21/28	(43) 공개일자 2003년07월10일
(21) 출원번호 (22) 출원임자	10-2001-0088306 2001년 12월 29일
(71) 출원인	주식회사 하이닉스반도체
(72) 발명자	경기 이천시 부발을 아미리 산136-1 윤국한
(74) 대리인	경기도미천시승정동동양마파트 102-1702 특허법인 신성
심사경구 : 없음	
/EA) HICH ATO T	TAULU TO THE TOTAL THE TOTAL TO THE TOTAL TOTAL TO THE TO

(54) 반도체 소자의 제조방법

29

본 발명은 워드라인이나 비트라인 같은 배선과 본택 플러그 사이의 기생 캐패시턴스를 감소시킬 수 있는 반도체 소자의 제조방법을 제공한다.

문 발명은 배선 및 하드 마스크가 적충된 반도체 기판을 준비하는 단계; 배선을 언더컷시켜 배선의 쪽을 강소시키는 단계; 언더컷된 배선 사이의 공간이 매립되도록 기판 전면 상에 증간절연막을 형성하는 단계; 충간절연막을 SAC 공정으로 식각하여 하드 마스크 시이의 기판을 노출시키는 관력용을 형성하는 단계; 및 환각절연막을 SAC 공정으로 식각하여 하드 마스크 시이의 기판을 노출시키는 관력용을 형성하는 단계를 포 한참에 매립되도록 도전막을 중착하고 패터닝하여, 기판과 프랙하는 콘택 플러그를 형성하는 단계를 포 한하며, 콘택용 형성시 콘택용 축부의 배선 축박에 충간절연막이 잔류되는 것을 특징으로 반도체 소자의 제조방법에 의해 달성될 수 있다. 바람직하게, 충간절연막은 캠핑 특성이 우수하고 비교적 낮은 절연상수를 갖는 산화막으로서 플리미 계열의 SOG 산화막으로 형성한다.

OHS.

丘竹

ARIOI

언더컷, 기생 캐패시턴스, 콘택 플러그, 배선, 절연상수, SAC

BANA

左回의 老母者 赵曾

도 la 내지 도 lf는 본 발명의 실시에에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.

※도면의 주요부분에 대한 부호의 설명

10 : 반도체 기판 20, 20A : 배선 30 : 하드 마스크 40 : 총간절연막 50 : 포토레지스트 패턴 60 : 콘택홀 70 : 질화막 80 : 콘택 플러그

蓝翅의 谷利县 科恩

발명의 목적

监图的 今可仁 기会 里 그 분야의 否可기会

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 배선과 콘택 플러그 사이의 기생 캐패시턴스(parastic capacitance)를 감소시킬 수 있는 반도체 소자의 제조방법에 관한 것이다. 반도체 소자의 고집적화에 따른 디자인 물(design rule)의 감소에 의해 리소그라피(lithography) 장비의 해상도(Resolution) 한계와 오정렬(misalignment) 등의 문제로 인하여 각 총간의 공정 마진을 확보하는 것이 매우 어렵게 되었다. 이에 따라, 콘택형성시 산화막과 질화막 등의 절연막 간의 식각선택비 차미를 이용하는 자기정렬콘택(self-aligned contact; SAC) 공정읍 적용하고 있다.

그러나, SAC 공정을 적용하는 경우에는 식각정지층으로서 작용하는 집화막이 7.0 의 높은 절연상수(k) 값을 갖기 때문에, 이미 형성된 배선, 예컨대 워드라인이나 비트라인 같은 배선과, 플러그와 같은 콘택물 질 사이의 기생 캐패시턴스가 경가되는 문제가 있었다.

世界OI OI早卫对帝上 기全적 承和

본 발명은 상기와 같은 증래기술의 문제점을 해결하기 위하여 제안된 것으로, 워드라인이나 비트라인 같 은 배선과 콘택 플러그 사이의 기생 캐패시턴스를 감소시킬 수 있는 반도체 소자의 제조방법을 제공하는 데 그 목적이 있다.

발명의 구성 및 작용

도 등 기 가 등 보고 하 생기의 기술적 과제를 당성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 배선 및 하 드 마스크가 적충된 반도체 기판을 준비하는 단계; 배선을 언더컷시켜 배선의 폭을 감소시키는 단계; 연 디컷된 배선 사이의 공간이 매립되도록 기판 전면 상에 충간절연막을 형성하는 단계; 충간점연막을 SAC 공정으로 식각하며 하드 마스크 사이의 기판을 노출시키는 콘텍용을 형성하는 단계; 및 콘텍용에 매립되도록 도전막을 증착하고 패터닝하며, 기판과 콘택하는 콘텍 플러그를 모양하며, 콘택용 형성시 콘택용 즉부의 배선 측벽에 충간절연막이 진류되는 것을 특징으로 반도체 소자의 제조방법에 의해 당성될 수 있다.

마람직하게, 휴간접연막은 캡띹 특성이 우수하고 비교적 낮은 접연상수를 갖는 산화막으로서 좁리데 계열 의 SOG 산화막으로 형성한다. 또한, 배선의 언더컷은 플라즈마를 미용한 동방성 식각으로 수행하고, 언 더컷의 정도는 50 내지 500Å 정도의 범위로 조절한다. 또한, SAC 공정은 고밀도 또는 중밀도 플라즈마 방식으로 02/N2/CN4, 02/N2, 02/SO2, 및 02/CO와 같은 산소기재의 조합개스를 이용하며 수행한다.

또 1a 내지 도 11는 본 발명의 실시에에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.

도 14를 참조하면, 반도체 기판(10) 상에 폴리실리콘막, 금속막 또는 금속실리사미드막과 같은 배선용 도 전막 및 하드 마스크용 절연막으로서 잘하막을 순차적으로 적홍하고, 건식식각으로 집화막을 식각하며 하 드 마스크(30)를 형성한다. 그 다음, 하드 마스크(30)를 식각 마스크로하여 상기 도전막을 건식식각으로 식각하여 워드라인 또는 비트라인과 같은 배선(20)을 형성한다.

그 후, 배선(20)에 대한 클라즈마를 이용한 동방성 식각조건률 적용하여 하드 마스크(30) 하부의 배선(20)을 언더컷(undercut)시켜, 도 1b에 도시된 바와 같이, 배선(20) 보다 푹이 감소된 배선(20A)을 형성한다. 이때, 언더컷의 정도는 배선의 선폭을 고려하여 50 내지 500Å 정도의 범위로 조절한다. 즉, 언더컷의 조절에 의해 배선(20A)의 폭을 조절할 수 있고, 또한 미후 배선(20A) 축벽에 잔류하는 총간절면 악의 양도 조절할 수 있다.

도 IC를 참조하면, 기판 전면 상에 흥간절면막(40)을 형성한다. 바람직하게, 흥간절면막(40)은 배선(204) 사이의 공간을 완전히 매립시킬 수 있도록 갤팝(sap-fill) 특성이 우수하면서 비교적 접연상수 값이 낮은 산화막, 더욱 바람직하게는 플로우 특성이 우수한 졸리며 계열의 \$06(\$pin On Glass) 산화막으로 형성한다. 여컨대, 머리한 톱리머 계열의 제품으로는 실크(silk), BCB (Benzocyclobutene), 또는 플레머(flare) 등이 있다. 즉 \$06 계열의 산화막은 화학기상증착(Chemical Vapor Deposition; CVD)-산화막에 비해 접연성수값이 낮으므로, 이후 배선(204)과 콘택 플러그 사이의 기생 캐패시턴스를 감소시키는데 효과적이다. 그 후, 총간절연막(40) 상부에 공지된 포토리소그라피를 미용하여, 배선(204) 사이에 매립된 총간절연막(40)를 보줍시키는 포토레지스트 패턴(50)를 영한다.

도 1d를 참조하면, 포토레지스트 패턴(50)을 식각 마스크로 하여 질화막인 하드 마스크(30)와 산화막인 총간절연막(40)과의 식각 선택비 차미를 이용한 SAC 식각공정을 수행하여, 하드 마스크(30) 사미의 기판(10)를 노출시키는 로텍음(60)를 현성한다. 여기서, SAC 공정은 9AV은/AVCM4, 02/N2, 02/S02, 및 02/C02 같은 산소기재(oxygen-based)의 조합개스를 이용한 고밀도(hlan density) 또는 중일도(middle density) 플라즈마 방식으로 수행한다. 이때, 언더켓에 의해 감소된 배선쪽에 의해, 도시된 바와 같이, 콘택홈(60) 축부의 배선(20A) 축택에 총간절연막(40)이 잔류하게 된다. 그 후, 공지된 방법으로 포토레지스트 패턴(50)을 제거한다.

도 1e급 참조하면, 후속 세정 공정 등에 의한 산화막 손실을 받지하기 위하며, 필요에 따라 선택적으로 콘택흥(60) 표면 및 총간젊연막(40) 상부에 얇은 라미너(Tiner) 질화막(70)을 형성한 후, 기관(60)이 노출되도록 콘택홍(60) 저부의 질화막(70)을 제거한다.

도 If을 참조하면, 콘택홈(60)에 매립되도록 기판 전면 상에 즐러그용 도전막을 증착하고, 도전막 및 질화막(70)을 총간절연막(40)이 노출되도록 전면 식각하여, 기판(10)과 콘택하면서 서로 절연된 콘택 플러그(80)를 형성한다.

상기 심시예에 의하면, 총간접연막으로서 절면상수가 SOG 계열의 산화막을 적용하고, 디자인물에 따른 배 선의 해당 선폭물 유지하면서 배선의 폭을 언더럿으로 소정 폭만을 감소시켜 SAC 공정 이후에도 총간절연 막이 배선의 촉벽에 잔류하도록 합으로써, 배선과 콘택 플러그 사이의 기생 캐패시턴스를 감소시킬 수 있 Cł.

이상에서 설명한 본 발명은 전술한 실시에 및 첨부된 도면에 의해 한정되는 것이 마니고, 본 발명의 기술 적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하 는 기술분야에서 통상의 지식을 가진 지에게 있어 명백할 것이다.

经可可 春节

전술한 본 발명은 위드라인이나 비트라인 같은 배선과 콘택 플러그 사이의 기생 캐패시턴스를 감소시킴으로써, 소자의 동작속도를 향상시킬 수 있다.

(57) 경구의 범위

청구항 1. 배선 및 하드 마스크가 적총된 반도체 기판을 준비하는 단계;

상기 배선을 언더럿시켜 배선의 폭을 감소시키는 단계;

상기 언더컷된 배선 사이의 공간이 매립되도록 상기 기판 전면 상에 총간절면막을 형성하는 단계;

상기 총간절연막을 SAC 공정으로 식각하여 상기 하드 마스크 사미의 기판을 노출시키는 콘택용을 형성하는 단계: 및

상기 콘택홍에 매립되도록 도전막을 증착하고 패터닝하며, 상기 기판과 콘택하는 콘택 클러그를 형성하는 단계를 포함하며,

상기 콘택홈 형성시 상기 콘택홀 촉부의 상기 배선 측벽에 상기 총간절연막이 잔류되는 것을 특징으로 반 도체 소자의 제조방법.

청구항 2. 제 1 항에 있머서,

상기 총간점연막은 캡필 특성이 우수하고 비교적 낮은 절연상수를 갖는 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.

청구항 3. 제 2 항에 있어서,

상기 산화막은 폴리대 계열의 SOO 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.

청구항 4. 제 1 항에 있머서,

상기 배선의 언더컷은 즐라즈마를 이용한 동방성 식각으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.

청구항 5. 제 1 항 또는 제 4 항에 있어서,

상기 언더컷의 정도는 50 내지 500Å 정도의 범위로 조절하는 것을 특징으로 하는 반도체 소자의 제조방 법.

청구항 6. 제 | 항에 있어서,


상기 SAC 공정은 고밀도 또는 중밀도 즐라즈마 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 제 조방법.

청구항 7. 제 6 항에 있머서,


상기 SAC 공정은 02/N2/CM4, 02/N2, 02/S02, 및 02/C0와 같은 산소기재의 조합개스를 미용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.

<u> 50</u>







5@1b



도图10




EUId



5-4

⊊Ø1e



<u> 도</u>图#

